## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-215458 (P2001-215458A)

(43)公開日 平成13年8月10日(2001.8.10)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード(参考)
G02F	1/13	101	G02F	1/13	101	2H088
	1/133	505	•	1/133	505	2H092
	1/1368			1/136	500	2H093

# 審査請求 未請求 請求項の数5 OL (全 7 頁)

· · · · · · · · · · · · · · · · · · ·			
特願2000-23168(P2000-23168)	(71) 出願人 000003078		
	株式会社東芝		
平成12年1月31日(2000.1.31)	神奈川県川崎市幸区堀川町72番地		
	(72)発明者 丸野 元志		
•	埼玉県深谷市幡羅町一丁目9番地2号 株		
	式会社東芝深谷工場内		
	(72)発明者 ▲もたい▼ 友信		
	埼玉県深谷市幡纒町一丁目9番地2号 株		
•	式会社東芝深谷工場内		
	(74)代理人 100062764		
	弁理士 樺澤 襄 (外2名)		
	,		

最終頁に続く

## (54) 【発明の名称】 液晶表示装置に関する回路シミュレーション方法

## (57)【要約】

【課題】 チャネル長の異なる複数の薄膜トランジスタが形成された液晶表示装置に関する回路を簡単にシミュレーションできる液晶表示装置に関する回路シミュレーション方法を提供する。

【解決手段】 薄膜トランジスタのしきい値電圧の、ドレイン電圧依存性、チャネル長依存性、ドレイン電圧のチャネル長依存性およびSファクタのチャネル長依存性を実験値を再現できるように、近似式で表す。しきい値電圧Vthのドレイン電圧依存性を指数関数などを用いることにより、ドレイン電圧Vdsがゼロに近い領域と、ドレイン電圧Vdsが十分大きい領域とで、それぞれある値に収束するような関数で表す。

素子 モデル L 
$$EA$$
 pa  $L=4.5u$   $EB$  pb  $L=1.0u$ 

## 【特許請求の範囲】

【請求項1】 ガラス基板上に形成された多結晶シリコン薄膜トランジスタによって構成される液晶表示装置に関する回路シミュレーション方法において、

薄膜トランジスタのしきい値電圧のドレイン電圧依存性 がドレイン電圧がゼロに近い領域と、ドレイン電圧が十 分大きい領域とで、ある値に収束する関数で表されるよ うに設定したことを特徴とする液晶表示装置に関する回 路シミュレーション方法。

【請求項2】 チャネル長の異なる複数の薄膜トランジスタが形成された液晶表示装置に関する回路シミュレーション方法において、

あるチャネル長の薄膜トランジスタの特性のパラメータ に基づき、異なるチャネル長の薄膜トランジスタの特性 のパラメータを求めて回路をシミュレーションすること を特徴とする液晶表示装置に関する回路シミュレーション方法。

【請求項3】 各薄膜トランジスタのサブスレッショルド領域のゲート電圧に対するドレイン電流の10を底とする対数の値の増加の割合の逆数であるSファクタのチャネル長に伴う変化が、チャネル長が大きくなるにつれてある値に収束するべき関数で表されるように設定したことを特徴とする請求項2記載の液晶表示装置に関する回路シミュレーション方法。

【請求項4】 任意のチャネル長しの薄膜トランジスタのSファクタをある特定のチャネル長しのの薄膜トランジスタのSファクタSo およびチャネル長しのある関数で、関数g(L)を用いてS(L)=So-g(Lo)+g(L)と表し、ある特定のチャネル長しのの多結晶シリコン薄膜トランジスタの特性から抽出されたパラメータのうち、そのトランジスタのSファクタ値を表すパラメータSoを、上記S(L)で置き換えて計算することを特徴とする請求項3記載の液晶表示装置に関する回路シミュレーション方法。

【請求項5】 ガラス基板上に形成された多結晶シリコン薄膜トランジスタによって構成される液晶表示装置に関する回路シミュレーション方法において、

薄膜トランジスタのしきい値電圧のドレイン電圧依存性がドレイン電圧がゼロに近い領域と、ドレイン電圧が十分大きい領域とで、ある値に収束する関数で表されるように設定するとともに、あるチャネル長の薄膜トランジスタの特性のパラメータを求めて回路をシスタの特性のパラメータを求めて回路をシミュレーションし、任意のチャネル長しの多結晶シリコン薄膜トランジスタの任意のドレイン電圧Vdsにおけるしきい値電圧Vth(L、Vds)を、ある特定のチャネル長しのの多結晶シリコン薄膜トランジスタの、ある特定のドレイン電圧値におけるしきい値電圧VTOと、チャネル長しとドレイン電圧Vdsの関数であり任意のドレイン電圧Vdsにおけるしきい値電圧Vthのドレイン電圧を

存性を表現しているある関数f(L, Vds)を用いて、Vth(L, Vds)=VTO-f(Lo, Vds)+f(L, Vds)と表わし、チャネル長しのの多結晶シリコン薄膜トランジスタの特性から抽出されたパラメータのうち前記VTOを前記Vth(L, Vds)で置き換え、他のパラメータはそのまま使うことによりある特定のチャネル長しのとは異なるチャネル長の、任意のドレイン電圧値におけるトランジスタ特性を計算することを特徴とする液晶表示装置に関するシミュレーション方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、チャネル長の異なる複数の薄膜トランジスタを有する液晶表示装置に関する回路のシミュレーション方法に関する。

[0002]

【従来の技術】一般に、液晶表示装置はアレイ基板とこのアレイ基板に対向する対向基板を有し、これらアレイ基板および対向基板間に液晶が挟持されている。また、このアレイ基板に薄膜トランジスタが用いられ、特に、最近では多結晶シリコンを活性層とした薄膜トランジスタを使い、アレイ基板に液晶を駆動するための回路を形成している。

【0003】一方、薄膜トランジスタの特性からこれら 回路の特性をシミュレーションし、このシミュレーショ ンのためのシミュレータとしてたとえばSPICE (商 品名)が用いられている。そして、このようなシミュレ ータは、一般の半導体の回路のシミュレーション用に作 られたものであるため、MOS型電界効果トランジスタ が、ゲート、ソース、ドレインおよび基板端子の4端子 を有することを前提としており、電界効果トランジスタ のモデルとしてはいわゆる4端子モデルを使っている。 【0004】しかしながら、液晶表示装置のアレイ基板 はガラス基板を用いているため、ガラス基板の上に薄膜 トランジスタを形成した場合には、基板端子は接地され ずにフリーとなる。このため、薄膜トランジスタの特性 を表すモデルは3端子モデルにしなければならない。 こ の3端子モデルには基板端子を接地しない薄膜トランジ スタの特性を表現するための複数のパラメータが存在 し、薄膜トランジスタの電流、電圧特性や容量特性など の実測データに対し、3端子モデルに基づいたシミュレ ーション結果の誤差が最小となるようにパラメータを抽 出している。なお、このパラメータは約30個あり、移 動度やしきい値に対応するパラメータも含まれている。 【0005】ところで、上述の多結晶シリコンの薄膜ト ランジスタを用いれば、駆動能力を利用してガラス基板 上にデジタルアナログコンバータあるいはインバータ回 路などの回路を形成することも可能となるが、このよう な回路にはチャネル長の異なる複数の薄膜トランジスタ が含まれている。また、これらの回路は画素表示領域の 周囲であるいわゆる額縁に形成され、額縁の領域はでき

」るだけ狭くしたいので、薄膜トランジスタのチャネル長 は数μm以下となる。

【0006】ここで、多結晶シリコンの薄膜トランジスタについて説明する。

【0007】まず、チャネル長が短くなると、多結晶シ リコンの薄膜トランジスタのしきい値電圧はデプリート 方向にシフトし、チャネル長が10μm以下ではしきい 値電圧の変化が特に大きい。図7にnチャネルの薄膜ト ランジスタのしきい値Vth (Vds=0.05V)の場合 を示す。また、チャネル長しが同じ多結晶シリコンの薄 膜トランジスタでもドレイン電圧Vdsが大きくなるにつ れて、しきい値電圧はよりデプリート方向ヘシフトす る。したがって、あるドレイン電圧Vdsにおけるしきい 値電圧VthとVds=0.05Vにおけるしきい値電圧の 差の絶対値 | Vth (Vds) - Vth (Vds=0.05V) |を考えると、図8に示すように、ドレイン電圧Vdsの 単調増加関数となる。さらに、ドレイン電圧Vdsが大き くなるにつれて、しきい値電圧Vthがよりデプリート方 向ヘシフトするという傾向はチャネル長しが小さくなる につれて大きくなり、たとえば | Vth (Vds=10) -Vth (Vds=0.05V) | の値は図9に示すようにチ ャネル長しの単調増加関数となる。

【0008】また、各薄膜トランジスタのサブスレッショルド領域のゲート電圧に対するドレイン電流の増加の割合はチャネル長しが小さくなるに従って大きくなり、図10に示すように、サブスレッショルド領域のゲート電圧に対するドレイン電流の10を底とする対数の値の増加の割合の逆数であるSファクタはチャネル長しが長くなるに従って大きくなる。なお、Vgをゲート電圧、Idsをドレイン電流としたとき、S=dVg/d(10g10 Ids)である。

【0009】そして、実際には、たとえばインバータ回路は、出力電位がOFFからONになるときの入力電圧の値、すなわち動作電圧が、薄膜トランジスタのしきい値電圧Vthで決まる一方で、薄膜トランジスタのチャネル長しが異なるとしきい値をはじめとする電流および電圧特性が異なるため、インバータ回路の動作電圧も変わってしまう。したがって、チャネル長が異なる複数の薄膜トランジスタを有する回路の動作は複雑となる。

【0010】なお、多結晶シリコンの薄膜トランジスタ について説明したが、非結晶シリコンの薄膜トランジス タおよび結晶シリコンの薄膜トランジスタの場合にも適用できる。

【 O O 1 1 】 一方、結晶シリコンのモデルで、しきい値電圧のドレイン電圧依存性と、しきい値電圧のチャネル 長依存性を考慮したものとしては、たとえば、Z.H.Liu, C.Hu, J.H.Huang, T.Y.Chan, M.C.Jeng, P.K.Ko, and Y.C.Cheng, "Threshold Voltage Model For Deep-Subm icrometer MOSFETs," IEEE Than. Electron Devices, vo 1.40, pp86-95, Jan., 1993. の文献に記載の構成が知られ ている。

【0012】なお、このモデルでは、しきい値電圧Vthのドレイン電圧Vdsが増加するに伴ないしきい値電圧Vthが線形的に比例して増加するようになっている。

## [0013]

【発明が解決しようとする課題】しかしながら、液晶ディスプレイで使われるガラス基板上に形成される、多結晶シリコン用の3端子モデルには前述の、チャネル長しの変形に伴う、しきい値電圧Vthの変化、しきい値電圧Vthのドレイン電圧Vdsの依存性の変化、Sファクタの変化が考慮されていない。

【0014】このため、チャネル長が異なる薄膜トランジスタについて3端子モデルを使ってシミュレーションする場合には、異なるチャネル長の薄膜トランジスタ毎に薄膜トランジスタの特性のパラメータを抽出し、それぞれの3端子モデルをネットリスト上で定義しなければならず、薄膜トランジスタの特性のパラメータの抽出に時間がかかって作業効率が低下する問題を有している。なお、ここで、ネットリストとはシミュレーションの対象の回路の薄膜トランジスタなどの各素子がどのようにつながっているかを表すデータである。

【0015】また、前述した結晶シリコンで使われているモデルではしきい値電圧Vthのドレイン電圧Vdsの依存性が単なる線型関係となっていたが、多結晶シリコンでは単なる線型関係では誤差が大きくなってしまう。さらに、しきい値電圧Vthのドレイン電圧Vdsの依存性自体のチャネル長依存性およびSファクタのチャネル長依存性は考慮されていない。

【0016】本発明は、上記問題点に鑑みなされたもので、チャネル長の異なる複数の薄膜トランジスタが形成された液晶表示装置に関する回路を簡単にシミュレーションできる液晶表示装置に関する回路シミュレーション方法を提供することを目的とする。

# [0017]

【課題を解決するための手段】本発明は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタによって構成される液晶表示装置に関する回路シミュレーション方法において、薄膜トランジスタのしきい値電圧のドレイン電圧依存性がドレイン電圧がゼロに近い領域と、ドレイン電圧が十分大きい領域とで、ある値に収束する関数で表されるように設定したもので、薄膜トランジスタのしきい値電圧のドレイン電圧依存性がドレイン電圧がゼロに近い領域と、ドレイン電圧が十分大きい領域とで、それぞれある値に収束する関数で表されるように設定することにより、ドレイン電圧依存性を実験値で再現できるようにする。

【0018】また、本発明は、チャネル長の異なる複数 の薄膜トランジスタが形成された液晶表示装置に関する 回路シミュレーション方法において、あるチャネル長の 薄膜トランジスタの特性のパラメータに基づき、異なる チャネル長の薄膜トランジスタの特性のパラメータを求めて回路をシミュレーションするもので、異なるチャネル長の薄膜トランジスタの特性パラメータに基づき、あるチャネル長の薄膜トランジスタの特性パラメータを求め、チャネル長依存性を実験値で再現できるようにする。

【0019】さらに、各薄膜トランジスタのサブスレッショルド領域のゲート電圧に対するドレイン電流の10を底とする対数の値の増加の割合の逆数であるSファクタのチャネル長に伴う変化が、チャネル長が大きくなるにつれてある値に収束するべき関数で表されるように設定したもので、Sファクタのチャネル長依存性を実験値で再現できるように、近似式で表す。

【0020】また、任意のチャネル長しの薄膜トランジスタのSファクタをある特定のチャネル長しの の薄膜トランジスタのSファクタ So およびチャネル長しのある関数で、関数g(L)を用いてS(L) = So -g(L o) + g(L) と表し、ある特定のチャネル長しの の多結晶シリコン薄膜トランジスタの特性から抽出されたパラメータのうち、そのトランジスタのSファクタ値を表すパラメータ So を、上記S(L)で置き換えて計算するもので、Sファクタのチャネル長依存性を実験値で再現できるように、近似式で表す。

【0021】さらに、ガラス基板上に形成された多結晶 シリコン薄膜トランジスタによって構成される液晶表示 装置に関する回路シミュレーション方法において、薄膜 トランジスタのしきい値電圧のドレイン電圧依存性がド レイン電圧がゼロに近い領域と、ドレイン電圧が十分大 きい領域とで、ある値に収束する関数で表されるように 設定するとともに、あるチャネル長の薄膜トランジスタ の特性のパラメータに基づき、異なるチャネル長の薄膜 トランジスタの特性のパラメータを求めて回路をシミュ レーションし、任意のチャネル長しの多結晶シリコン薄 膜トランジスタの任意のドレイン電圧Vdsにおけるしき い値電圧Vth(L, Vds)を、ある特定のチャネル長し 0 の多結晶シリコン薄膜トランジスタの、ある特定のド レイン電圧値におけるしきい値電圧VTOと、チャネル 長しとドレイン電圧Vdsの関数であり任意のドレイン電 圧Vdsにおけるしきい値電圧Vthのドレイン電圧依存性 を表現しているある関数f(L, Vds)を用いて、Vth (L, Vds) = VTO - f(Lo, Vds) + f(L, Vds)と表わし、チャネル長しoの多結晶シリコン薄膜ト ランジスタの特性から抽出されたパラメータのうち前記 VTOを前記Vth (L, Vds)で置き換え、他のパラメ ータはそのまま使うことによりある特定のチャネル長し o とは異なるチャネル長の、任意のドレイン電圧値にお けるトランジスタ特性を計算するもので、薄膜トランジ スタのしきい値電圧のドレイン電圧依存性、チャネル長 依存性、ドレイン電圧のチャネル長依存性およびSファ クタのチャネル長依存性を実験値で再現できるように、

近似式で表す。

[0022]

【発明の実施の形態】以下、本発明の液晶表示装置に関する回路シミュレーション方法の一実施の形態を図面を 参照して説明する。

【0023】まず、液晶表示装置の一般的な構成について説明する。

【0024】液晶表示装置は、絶縁性基板のガラス基板を有するマトリクスアレイ基板に、対向基板を対向させ、これらマトリクスアレイ基板および対向基板間に液晶を挟持して構成され、マトリクスアレイ基板のガラス基板上の画素表示領域には画素制御用の薄膜トランジスタが設けられ、画素表示領域の周囲のいわゆる額縁には制御その他の回路を構成する多結晶シリコンの薄膜トランジスタが設けられている。なお、この額縁に設けられた薄膜トランジスタは、チャネル長しが異なる複数の薄膜トランジスタで構成されている。

【0025】そして、このようにチャネル長しが異なる 薄膜トランジスタによって構成される回路のシミュレー ション方法について説明する。

【0026】まず、薄膜トランジスタのドレイン電圧Vdsが0.05Vのときのしきい値電圧Vthとチャネル長Lの関係、しきい値電圧Vthのドレイン電圧依存性、しきい値電圧Vthのドレイン電圧依存性とチャネル長Lの関係について実験値を再現できるように、近似式を用いて関数Vth(L, Vds)で表す。

【0027】また、サブスレッショルド領域のゲート電圧に対するドレイン電流の10を底とする対数の値の増加の割合の逆数であるSファクタと、チャネル長しの関係を近似式を用いて関数S(L)で表す。

【0028】そして、これらの関数Vth(L, Vds), S(L)を、定数a, b、指数関数、べき関数などの初 等関数を用いたある関数f(L, Vds)、g(L)を用 いてそれぞれ次のように表す。

[0029] Vth (L, Vds) = a+f (L, Vds) S(L) = b+g(L)

さらに、定数a, bを従来モデルにおけるしきい値電圧 Vthを表すパラメータVTO、Sファクタを表すパラメ ータSOを使って次のように書き直す。

[0030] Vth(L, Vds) = VTO - f(L0, Vds) + f(L, Vds)

S(L) = S0 - g(Lo) + g(L)

ただし、L0 は従来の3端子モデルを使ってパラメータを抽出する参照デバイスのチャネル長である。したがって、

Vth (L0 , Vds) = VTO S (L0 ) = SO となる。

【0031】そして、従来の3端子モデルにおけるしきい値電圧を表すパラメータVTOおよびSファクタを表

すパラメータSO の部分を、これらの関数Vth(L, V ds), S(L)で計算されるしきい値電圧VthおよびSファクタ値で置き換えて、薄膜トランジスタの電流および電圧特性を計算できるようにする。

【0032】なお、しきい値電圧Vthのドレイン電圧依存性は従来例ではドレイン電圧Vdsの線型関数としていたが、f(L, Vds)に指数関数などを用いることにより、図8に示すように、ドレイン電圧Vdsがゼロに近い領域と、ドレイン電圧Vdsが十分大きい領域とで、それぞれある値に収束するような関数とする。

【0033】また、Sファクタのチャネル長し依存性は、関数g(L)としてべき関数を用いることにより、図10に示すように、チャネル長しが大きくなるに従ってSファクタ値がある値に収束するようにする。

【0034】次に、チャネル長しがL0  $\mu$ mである参照 デバイスの薄膜トランジスタの電流および電圧特性から、従来の3端子モデルを元にパラメータを抽出する。このとき、しきい値電圧VthのパラメータVTOの値は、実測データに基づく線型領域、たとえばVds=0.05Vのときの値とする。また、サブスレッショルド領域のゲート電圧に対するドレイン電流の10を底とする対数の値の増加の割合の逆数であるSファクタを表す従来モデルのパラメータS0 は実測データに基づき、ドレイン電圧Vds=0.05VのときのSファクタ値に設定し、チャネル長しを表すパラメータはL0  $\mu$ mを入れる。

【0035】そして、このように、しきい値電圧VthとSファクタのチャネル長し特性を表したモデルを使えば、従来のモデルで抽出されたチャネル長しがL0μmの参照デバイスである薄膜トランジスタについてのパラメータの組を元に各チャネル長しの薄膜トランジスタのしきい値電圧VthやSファクタの特性を反映させたシミュレーションができ、それぞれ異なるチャネル長しの薄膜トランジスタについてそれぞれパラメータを抽出する必要はない。

【0036】さらに、チャネル長しのパラメータを指定するだけで、そのチャネル長しにおける特性を計算させるようにするために、ネットリスト上では従来モデルのパラメータの組の中に、参照デバイスであるチャネル長しがL0μmの薄膜トランジスタのパラメータし0を指定することで、抽出されたパラメータセットがし=L0μmのデバイスであることを計算機に想起させ、チャネル長しが異なる薄膜トランジスタの特性を計算させるときに上述のモデル式を反映させる。ちなみに、チャネル長し=L0μmの薄膜トランジスタのドレイン電圧Vds=0.05Vの特性の場合は、しきい値電圧Vth(L, Vds)、SファクタS(L)の値は自動的に参照デバイスの薄膜トランジスタのしきい値VthとSファクタ、VTO、S0になる。

【0037】次に、シミュレーションの対象の回路の薄膜トランジスタなどの各素子がどのようにつながっているかを表すデータであるネットリスト上での使い方をネットリストの書き方を説明する図1および図2と、トランジスタの電流電圧特性の計算結果を表す図3ないし図6を用いて説明する。なお、モデルpa, pbのパラメータは、チャネル幅をWとしたとき、いずれもW/L=9/4.5のP型の薄膜トランジスタを用いた場合を例にとっている。

【0038】なお、ネットリスト中の記号uはμmを表し、記号.model paは薄膜トランジスタに関するモデルpaを表し、この薄膜トランジスタを定義する約30個のパラメータのセットは()の中に表記されている。これらのパラメータの中にはVTOや、S0も含まれる。

【0039】そして、定義された従来モデルを使って計算されるチャネル長しが4.5μmの素子EAの特性は図5および図6の実線の特性で示され、チャネル長しが1.0μmの素子EBの特性は図5および図6の点線の特性で示される。これら素子EAと素子EBとを比較してわかるように、従来モデルでは薄膜トランジスタのON電流が1/しに比例しているという特性を表しているが、しきい値電圧Vthや立ち上がり部分の傾きはチャネル長しが変わっても変化していないため、もし、従来モデルを用いてチャネル長し特性を表現したければ、パラメータを各チャネル長毎に抽出し、ネットリスト上でそれぞれ定義する必要がある。

【0040】一方、本実施の形態の場合は、記号.model pbの後の( )の中に+L0 = 4.5 uという従来モデルで抽出された参照デバイスの薄膜トランジスタのチャネル長しを示す1行を加える。なお、この表示により、参照デバイスの薄膜トランジスタのチャネル長しが4.5μmであることを表している。

【0041】そして、このチャネル長Lの1行を加えることにより、チャネル長Lを含む特性モデルとなり、チャネル長Lが異なる薄膜トランジスタの特性も計算できる。たとえばチャネル長Lが4.  $5\mu$ mである素子ECの場合はL=L0であるため、しきい値電圧Vth (L,Vds) =VTO、S(L) =S0 となり、計算に使われるパラメータは参照デバイスの薄膜トランジスタと同じ特性が再現される。

【0042】また、チャネル長しが $1.0\mu$ mである素子EDの場合には、しきい値電圧Vth、Sファクタを反映させた特性が計算できる。チャネル長しが $4.5\mu$ mの素子ECの特性は図3および図4の実線の特性で示され、チャネル長しが $1.0\mu$ mの素子EDの特性は図3および図4の点線の特性で示される。従来モデルを使って計算させた素子EAと素子EBとの場合とは異なり、チャネル長しが異なることによるしきい値電圧Vthの変化、しきい値電圧Vthのドレイン電圧依存の変化、たち

上がり部分の傾きの変化などが表現されている。

【0043】このように、あるチャネル長Lの薄膜トランジスタのパラメータを抽出しただけで、異なるチャネル長Lの薄膜トランジスタの特性を計算させ、チャネル長Lが異なる複数の薄膜トランジスタによって構成される回路のシミュレーションができる。

## [0044]

【発明の効果】本発明によれば、薄膜トランジスタのしきい値電圧のドレイン電圧依存性、チャネル長依存性、ドレイン電圧のチャネル長依存性およびSファクタのチャネル長依存性を実験値で再現できるように、近似式で表し、チャネル長が異なる複数の薄膜トランジスタが形成された液晶表示装置に関する回路のシミュレーション精度を向上できるとともに、作業時間を削減できる。

## 【図面の簡単な説明】

【図1】本発明の液晶表示装置に関する回路シミュレーション方法の一実施の形態のネットリストを示す図である。

【図2】従来例の液晶表示装置に関する回路シミュレーション方法のネットリストを示す図である。

【図3】本発明の一実施の形態のチャネル長の異なる薄

膜トランジスタのドレイン電圧およびゲート電圧の関係 を示すシミュレーション図である。

【図4】同上チャネル長の異なる薄膜トランジスタの底数が10の対数で表したドレイン電圧およびゲート電圧の関係を示すシミュレーション図である。

【図5】従来例のチャネル長の異なる薄膜トランジスタのドレイン電圧およびゲート電圧の関係を示すシミュレーション図である。


【図6】同上チャネル長の異なる薄膜トランジスタの底数が10の対数で表したドレイン電圧およびゲート電圧の関係を示すシミュレーション図である。


【図7】一般的な薄膜トランジスタのしきい値電圧のチャネル長の依存性およびしきい値電圧のドレイン電圧依存性のチャネル長の依存性を示すグラフである。

【図8】同上薄膜トランジスタのしきい値電圧のドレイン電圧依存性を示すグラフである。

【図9】同上薄膜トランジスタのしきい値電圧のチャネル長依存性を示すグラフである。

【図10】同上薄膜トランジスタのSファクタのチャネル長の依存性を示すグラフである。





フロントページの続き

Fターム(参考) 2H088 FA11 HA08 MA20 2H092 JA24 JA31 JA49 KA04 NA25 PA06 2H093 NC34 ND56 ND60